Wat is het V-bestandsformaat?
.v is de standaard bronbestandsextensie voor Verilog, een hardwarebeschrijvingstaal (HDL) die wordt gebruikt om digitale circuits te modelleren voor FPGA-programmering en ASIC-ontwerp. Verilog werd in 1984 gecreëerd door Phil Moorby en Prabhu Goel bij Gateway Design Automation en werd later gestandaardiseerd als IEEE 1364-1995. Het stelt ingenieurs in staat om hardwaregedrag, structuur en timing te beschrijven op register-transferniveau (RTL), wat synthesetools vervolgens vertalen naar daadwerkelijke logische poorten.
Een .v-bestand bevat een of meer module-definities. Elke module declareert zijn poortlijst, interne wire- en reg-signalen, parameters en logica uitgedrukt via always-blokken (gedragsmatig), assign-statements (combinationeel) of structurele instantiatie van andere modules. De bestandsversie - Verilog-95, Verilog-2001 of Verilog-2005 - wordt niet in het bestand gedeclareerd; tools leiden dit af uit de gebruikte syntaxisconstructies.
Verilog-2005 (IEEE 1364-2005) was de laatste zelfstandige standaard voordat SystemVerilog (IEEE 1800-2017, .sv) HDL fuseerde met functies voor hardwareverificatietalen, waardoor het de moderne opvolger werd. .v-bestanden blijven wereldwijd veelgebruikt in legacy FPGA- en ASIC-projecten. VHDL (.vhd) is het belangrijkste alternatieve HDL, dat veel voorkomt in defensie en de Europese lucht- en ruimtevaartsector.
Simulatietools zoals iverilog (Icarus Verilog) en Verilator, en synthesetools zoals Vivado (AMD/Xilinx) en Quartus Prime (Intel/Altera), accepteren allemaal standaard .v-bestanden.
Beveiliging & veiligheid
RISICO: LOWPlatte tekst broncode; geen uitvoeringsrisico bij weergave in een teksteditor. Risico alleen bij synthese en programmering op hardware - controleer RTL van niet-vertrouwde bronnen op hardware-Trojans.
Formaatdetails
in een notendop- V-taal bronbestand - De programmeertaal V (vlang.io, 2019) gebruikt ook de .v-extensie voor zijn bronbestanden - niet gerelateerd aan hardware-ontwerp.
- Coq / proof assistant-bestand - De Coq proof assistant gebruikt af en toe .v voor scripts met bewijsvoeringen van stellingen; staat los van Verilog.
Programma's die V-bestanden openen
Windows6 apps
Vivado Design Suite (AMD/Xilinx)
Freemium Maak of open een project, voeg .v-bestanden toe als ontwerpbronnen; synthese en simulatie zijn ingebouwd.
Quartus Prime (Intel/Altera)
Freemium Voeg .v-bestanden toe aan een Quartus-project; synthetiseer en simuleer voor Intel FPGA's.
ModelSim / Questa (Siemens EDA)
Freemium vlog file.v om te compileren; vsim module_name om te simuleren in de waveform-viewer.
Visual Studio Code + TerosHDL extension
Open-source Open .v-bestanden met syntaxisaccentuering, linting en waveform-viewer-integratie.
ISE Design Suite (Xilinx)
Gratis Legacy-tool voor FPGA's van vóór de 7-serie (Spartan-6, Virtex-6); laatste versie 14.7 (2013). Vervangen door Vivado voor nieuwere apparaten.
VeriLogger Extreme (SynaptiCAD)
Betaald Verilog/SystemVerilog-simulator; site kan verouderd zijn - verifieer voor aanbeveling. 
macOS1 app
Icarus Verilog (iverilog)
Open-source iverilog -o sim file.v && vvp sim - compileert en simuleert; GTKWave voor golfvormen. 
Linux4 apps
Icarus Verilog (iverilog)
Open-source iverilog -o sim file.v && vvp sim - compileert en simuleert; GTKWave voor golfvormen.
Verilator
Open-source verilator --cc file.v - compileert Verilog naar een snel C++ simulatiemodel; open-source simulator van industriële kwaliteit.
ISE Design Suite (Xilinx)
Gratis Legacy-tool voor FPGA's van vóór de 7-serie (Spartan-6, Virtex-6); laatste versie 14.7 (2013). Vervangen door Vivado voor nieuwere apparaten.
Vivado Design Suite
Freemium vivado projectmodus of niet-projectmodus voor synthese/simulatie op Linux. Technische details
diepe specificaties| Taalstandaard | IEEE 1364-1995, 1364-2001, 1364-2005 (Verilog-2005) |
| Opvolgende standaard | SystemVerilog IEEE 1800-2017 (`.sv` extensie) |
| Codering | ASCII (volgens IEEE-specificatie); tool-afhankelijke Unicode-ondersteuning in commentaren |
| Top-level constructie | `module ... endmodule` blok |
| Simulatieconstructies | `always`, `initial`, `#delay`, `$display`, `$monitor`, `$dumpvars` |
| Syntheseconstructies | `always @(posedge clk)`, `assign`, structurele module-instantiatie |
| Logisch waardesysteem | Vierwaardig - 0, 1, X (ongedefinieerd), Z (hoge impedantie) |
| Typische bestandsgrootte | 500 B - 500 KB per module; gesynthetiseerde netlijsten tot enkele MB |
| Versiedetectie | Geen versiedeclaratie in het bestand - tools leiden de versie af uit gebruikte syntaxisconstructies |
| Open-source simulatie | Icarus Verilog (`iverilog`), Verilator |
| Commerciële synthesetools | Vivado (AMD/Xilinx), Quartus Prime (Intel/Altera) |
| MIME-type | `text/plain` (ook informeel `text/x-verilog`) |
| Uitgebracht | 1984 (Verilog language); IEEE 1364-1995 standard |
| Laatste versie | Verilog-2005 (IEEE 1364-2005); superseded by SystemVerilog (IEEE 1800-2017) |
| Open standaard | Ja · royaltyvrij |
| Specificatie | ieeexplore.ieee.org |
V conversies
Community V&A
gevraagd door gebruikersNog geen vragen - wees de eerste om iets te vragen over V-bestanden.
