V ファイル形式とは？
.v は、FPGA プログラミングや ASIC 設計のためのデジタル回路モデリングに使用されるハードウェア記述言語 (HDL) である Verilog の標準的なソースファイル拡張子です。Verilog は 1984 年に Gateway Design Automation 社の Phil Moorby 氏と Prabhu Goel 氏によって作成され、後に IEEE 1364-1995 として標準化されました。エンジニアは、レジスタ転送レベル (RTL) でハードウェアの動作、構造、タイミングを記述でき、論理合成ツールがそれを実際の論理ゲートにマッピングします。
.v ファイルには、1 つ以上の module 定義が含まれています。各モジュールは、ポートリスト、内部の wire および reg 信号、パラメータ、そして always ブロック（動作記述）、assign 文（組合せ回路）、または他のモジュールの構造的なインスタンス化を通じて表現されるロジックを宣言します。ファイルのバージョン（Verilog-95、Verilog-2001、または Verilog-2005）はファイル内で宣言されず、ツールが使用されている構文構造から推測します。
Verilog-2005 (IEEE 1364-2005) は、HDL とハードウェア検証言語の機能を統合した現代の後継規格である SystemVerilog (IEEE 1800-2017, .sv) に統合される前の、最後のスタンドアロン規格でした。.v ファイルは、世界中のレガシーな FPGA および ASIC プロジェクトで引き続き多用されています。VHDL (.vhd) は主要な代替 HDL であり、防衛産業や欧州の航空宇宙分野で普及しています。
iverilog (Icarus Verilog) や Verilator などのシミュレーションツール、および Vivado (AMD/Xilinx) や Quartus Prime (Intel/Altera) などの論理合成ツールはすべて、ネイティブで .v ファイルを受け入れます。
セキュリティと安全性
リスク： LOWプレーンテキストのソースコードです。テキストエディタで閲覧する際に実行のリスクはありません。リスクは論理合成してハードウェアに書き込む際にのみ発生します。信頼できないソースからの RTL にはハードウェアトロイの木馬が含まれていないか確認してください。
形式の詳細
概要- V 言語ソースファイル - V プログラミング言語 (vlang.io, 2019) もソースファイルに .v 拡張子を使用しますが、ハードウェア設計とは無関係です。
- Coq / 証明アシスタントファイル - Coq 証明アシスタントは、定理証明スクリプトに .v を使用することがありますが、Verilog とは異なります。
V ファイルを開くプログラム
Windows6 apps
Vivado Design Suite (AMD/Xilinx)
フリーミアム プロジェクトを作成または開き、.v ファイルをデザインソースとして追加します。論理合成とシミュレーション機能が組み込まれています。
ModelSim / Questa (Siemens EDA)
フリーミアム 「vlog file.v」でコンパイルし、「vsim module_name」で波形ビューアを使用してシミュレーションします。
ISE Design Suite (Xilinx)
無料 7 シリーズ以前の FPGA（Spartan-6、Virtex-6）向けのレガシーなツールです。最終バージョンは 14.7 (2013) です。新しいデバイスでは Vivado に置き換えられました。 
macOS1 app
Icarus Verilog (iverilog)
オープンソース 「iverilog -o sim file.v && vvp sim」でコンパイルとシミュレーションを実行します。波形の表示には GTKWave を使用します。 
Linux4 apps
Icarus Verilog (iverilog)
オープンソース 「iverilog -o sim file.v && vvp sim」でコンパイルとシミュレーションを実行します。波形の表示には GTKWave を使用します。
Verilator
オープンソース 「verilator --cc file.v」で Verilog を高速な C++ シミュレーションモデルにコンパイルします。業界標準のオープンソースシミュレータです。
ISE Design Suite (Xilinx)
無料 7 シリーズ以前の FPGA（Spartan-6、Virtex-6）向けのレガシーなツールです。最終バージョンは 14.7 (2013) です。新しいデバイスでは Vivado に置き換えられました。 技術的詳細
詳細仕様| 言語標準 | IEEE 1364-1995, 1364-2001, 1364-2005 (Verilog-2005) |
| 後継規格 | SystemVerilog IEEE 1800-2017 (`.sv` 拡張子) |
| エンコーディング | ASCII (IEEE 仕様による); コメント内での Unicode サポートはツールに依存 |
| トップレベル構造 | `module ... endmodule` ブロック |
| シミュレーション構文 | `always`, `initial`, `#delay`, `$display`, `$monitor`, `$dumpvars` |
| 論理合成構文 | `always @(posedge clk)`, `assign`, 構造的モジュールインスタンス化 |
| 論理値システム | 4 値 - 0, 1, X (不定), Z (ハイインピーダンス) |
| 典型的なファイルサイズ | モジュールあたり 500 B - 500 KB。合成済みネットリストは数 MB に達する場合あり |
| バージョン検出 | ファイル内でのバージョン宣言なし - ツールが使用されている構文からバージョンを推測 |
| オープンソースシミュレーション | Icarus Verilog (`iverilog`), Verilator |
| 商用論理合成ツール | Vivado (AMD/Xilinx), Quartus Prime (Intel/Altera) |
| MIME タイプ | `text/plain` (非公式に `text/x-verilog` も使用) |
| リリース日 | 1984 (Verilog language); IEEE 1364-1995 standard |
| 最新バージョン | Verilog-2005 (IEEE 1364-2005); superseded by SystemVerilog (IEEE 1800-2017) |
| オープンスタンダード | はい · ロイヤリティフリー |
| 仕様書 | ieeexplore.ieee.org |
V の変換
コミュニティ Q&A
ユーザーからの質問まだ質問はありません。V ファイルについて最初の質問をしてみましょう。
よくある質問
.v ファイルを開くにはどうすればよいですか？
.v は Verilog ですか、それとも V 言語ですか？
.v が使用されます。Verilog はハードウェア設計用の HDL（主な用途）であり、V (vlang.io) はシステムプログラミング言語です。ファイルの内容を確認してください。Verilog は module で始まり、V は fn または異なる構文の module で始まります。ISE Design Suite はまだ Verilog に適していますか？
.v ファイルと .sv ファイルの違いは何ですか？
.sv は Verilog (IEEE 1364) の後継である SystemVerilog (IEEE 1800) です。SystemVerilog は、インターフェース、クラス、アサーション、および検証機能を追加しています。Verilog-2005 のコードは有効な SystemVerilog であるため、多くの場合 .v を .sv にリネームできます。無料で Verilog をシミュレーションできますか？
iverilog) はオープンソースで無料です。Vivado ML Edition と Quartus Prime Lite は（デバイス制限はありますが）無料です。ModelSim には無料の学生版があります。
