Hva er ISC-filformatet?
En .isc-fil er en tekstbasert In-System Configuration (ISC) deskriptor produsert av Xilinx ISE Design Suite for FPGA-programmering over JTAG boundary-scan-kjeder - en metode som lar ingeniører programmere eller verifisere en FPGA mens den forblir installert på et målrettet kretskort.
Filen beskriver JTAG-kjedetopologi, enhetsidentifikatorer og konfigurasjonssekvenser for eldre Xilinx-enhetsfamilier, inkludert Spartan-3/6 og Virtex-4/5/6. Det er et vanlig ASCII-tekstdokument, som vanligvis begynner med # kommentarlinjer eller nøkkelord for enhetshoder, og brukes av programmeringsverktøyet ISE iMPACT.
Xilinx ISE Design Suite nådde sin siste utgivelse - versjon 14.7 - i oktober 2013 og gikk inn i en vedlikeholdsmodus uten videre utvikling. AMD, som kjøpte Xilinx i februar 2022, tilbyr fortsatt ISE 14.7 kun som en eldre nedlasting. Nye design rettet mot UltraScale+ og Versal-familiene bruker Vivado Design Suite med .xdc constraint-filer i stedet; Vivado har ingen tilsvarende .isc-filtype.
ISE 14.7 fortsetter å kjøre på Windows 10/11 via det eldre installasjonsprogrammet.
Sikkerhet og trygghet
RISIKO: LOWFPGA-konfigurasjonsfil i ren tekst; ingen eksekverbart innhold. Ingen kjent sikkerhetsrisiko.
Formatdetaljer
i et nøtteskall- Internet Storm Center / ISC BIND sonefil - Noen brannmur-/nettverksverktøy bruker .isc som filendelse for konfigurasjon (uavhengig av Xilinx).
Programmer som åpner ISC-filer
Windows2 apps
Xilinx ISE Design Suite 14.7
Gratis Åpne ISE Project Navigator; .isc-filen brukes internt av programmeringsverktøyet iMPACT. 
Linux1 app
Xilinx ISE Design Suite 14.7
Gratis Åpne ISE Project Navigator; .isc-filen brukes internt av programmeringsverktøyet iMPACT. Tekniske detaljer
dyp spesifikasjon| Format-type | Tekstbasert FPGA JTAG In-System Configuration-deskriptor |
| Koding | ASCII ren tekst |
| Typisk størrelse | 1 KB - 50 KB |
| Produsert av | Xilinx ISE Design Suite iMPACT programmeringsverktøy |
| Målenhetsfamilier | Spartan-3/6, Virtex-4/5/6 (eldre Xilinx FPGA-familier) |
| Konfigurasjonsmetode | JTAG boundary-scan-kjede - programmerer eller verifiserer FPGA mens den er installert på målkortet |
| Siste verktøyversjon | Xilinx ISE 14.7 (oktober 2013); kun vedlikeholdsmodus, ingen videre utvikling |
| Nåværende eier | AMD (kjøpte Xilinx i februar 2022); ISE 14.7 vedlikeholdes kun som eldre nedlasting |
| Etterfølgende verktøykjede | Vivado Design Suite med .xdc constraint-filer (ingen .isc-ekvivalent i Vivado) |
| OS-støtte | Windows (inkludert 10/11 via eldre installasjonsprogram), Linux (RHEL/CentOS) |
| Magic bytes | Ingen; filen begynner vanligvis med # kommentarlinjer eller nøkkelord for enhetshoder |
| Utgitt | circa 2000 (Xilinx ISE Design Suite first released early 2000s) |
| Siste versjon | ISE 14.7 (October 2013 - final release; sustaining mode only) |
| Spesifikasjon | docs.amd.com |
ISC-konverteringer
Spørsmål og svar fra fellesskapet
spurt av brukereIngen spørsmål ennå - vær den første til å spørre om ISC-filer.
