Co to jest format pliku ISC?
Plik .isc to tekstowy deskryptor In-System Configuration (ISC) generowany przez Xilinx ISE Design Suite do programowania układów FPGA poprzez łańcuchy JTAG boundary-scan - metodę, która pozwala inżynierom programować lub weryfikować układ FPGA, gdy pozostaje on zainstalowany na docelowej płytce.
Plik opisuje topologię łańcucha JTAG, identyfikatory urządzeń i sekwencje konfiguracyjne dla starszych rodzin urządzeń Xilinx, w tym Spartan-3/6 oraz Virtex-4/5/6. Jest to dokument w formacie ASCII, zazwyczaj zaczynający się od linii komentarza # lub słów kluczowych nagłówka urządzenia, i jest przetwarzany przez narzędzie programistyczne iMPACT w pakiecie ISE.
Xilinx ISE Design Suite doczekał się swojej ostatniej wersji - 14.7 - w październiku 2013 roku i przeszedł w tryb wsparcia (sustaining mode) bez dalszego rozwoju. AMD, które przejęło Xilinx w lutym 2022 roku, nadal udostępnia ISE 14.7 wyłącznie jako plik do pobrania dla starszych systemów. Nowe projekty przeznaczone dla rodzin UltraScale+ i Versal wykorzystują Vivado Design Suite z plikami ograniczeń .xdc; Vivado nie posiada odpowiednika typu pliku .isc.
ISE 14.7 nadal działa na systemach Windows 10/11 za pośrednictwem instalatora dla starszych wersji.
Bezpieczeństwo
RYZYKO: LOWPlik konfiguracyjny FPGA w formacie tekstowym; brak treści wykonywalnej. Brak znanych zagrożeń bezpieczeństwa.
Szczegóły formatu
w pigułce- Internet Storm Center / plik strefy ISC BIND - Niektóre narzędzia sieciowe/firewalle używają rozszerzenia .isc dla plików konfiguracyjnych (niezwiązane z Xilinx).
Programy otwierające pliki ISC
Windows2 apps
Xilinx ISE Design Suite 14.7
Darmowy Otwórz ISE Project Navigator; plik .isc jest używany wewnętrznie przez narzędzie programistyczne iMPACT. 
Linux1 app
Xilinx ISE Design Suite 14.7
Darmowy Otwórz ISE Project Navigator; plik .isc jest używany wewnętrznie przez narzędzie programistyczne iMPACT. Szczegóły techniczne
specyfikacja| Typ formatu | Tekstowy deskryptor FPGA JTAG In-System Configuration |
| Kodowanie | Tekst jawny ASCII |
| Typowy rozmiar | 1 KB - 50 KB |
| Generowany przez | Narzędzie programistyczne iMPACT w Xilinx ISE Design Suite |
| Docelowe rodziny urządzeń | Spartan-3/6, Virtex-4/5/6 (starsze rodziny FPGA Xilinx) |
| Metoda konfiguracji | Łańcuch JTAG boundary-scan - programuje lub weryfikuje FPGA podczas pracy na płytce docelowej |
| Ostatnia wersja narzędzia | Xilinx ISE 14.7 (październik 2013); tylko tryb wsparcia, brak dalszego rozwoju |
| Obecny właściciel | AMD (przejęło Xilinx w lutym 2022); ISE 14.7 utrzymywane jako plik do pobrania dla starszych systemów |
| Następca | Vivado Design Suite z plikami ograniczeń .xdc (brak odpowiednika .isc w Vivado) |
| Obsługa systemów operacyjnych | Windows (w tym 10/11 przez instalator legacy), Linux (RHEL/CentOS) |
| Sygnatura pliku | Brak; plik zazwyczaj zaczyna się od linii komentarza # lub słów kluczowych nagłówka urządzenia |
| Wydano | circa 2000 (Xilinx ISE Design Suite first released early 2000s) |
| Najnowsza wersja | ISE 14.7 (October 2013 - final release; sustaining mode only) |
| Specyfikacja | docs.amd.com |
Konwersje ISC
Pytania i odpowiedzi społeczności
pytania użytkownikówBrak pytań - bądź pierwszą osobą, która zapyta o pliki ISC.
