Qu'est-ce que le format de fichier ISC ?
Un fichier .isc est un descripteur de In-System Configuration (ISC) basé sur du texte, produit par la Xilinx ISE Design Suite pour la programmation de FPGA via des chaînes de balayage de limites JTAG - une méthode qui permet aux ingénieurs de programmer ou de vérifier un FPGA pendant qu'il reste installé sur une carte cible.
Le fichier décrit la topologie de la chaîne JTAG, les identifiants de périphériques et les séquences de configuration pour les familles de périphériques Xilinx héritées, notamment Spartan-3/6 et Virtex-4/5/6. Il s'agit d'un document texte ASCII brut, commençant généralement par des lignes de commentaire # ou des mots-clés d'en-tête de périphérique, et il est consommé par l'outil de programmation iMPACT d'ISE.
Xilinx ISE Design Suite a atteint sa version finale - la version 14.7 - en octobre 2013 et est passée en mode de maintenance sans développement ultérieur. AMD, qui a acquis Xilinx en février 2022, fournit toujours ISE 14.7 en tant que téléchargement hérité uniquement. Les nouvelles conceptions ciblant les familles UltraScale+ et Versal utilisent Vivado Design Suite avec des fichiers de contraintes .xdc à la place ; Vivado n'a pas de type de fichier .isc équivalent.
ISE 14.7 continue de fonctionner sur Windows 10/11 via l'installateur hérité.
Sécurité et sûreté
RISQUE : LOWFichier de configuration FPGA en texte brut ; aucun contenu exécutable. Aucun risque de sécurité connu.
Détails du format
en bref- Fichier de zone Internet Storm Center / ISC BIND - Certains outils de pare-feu/réseau utilisent .isc comme extension de fichier de configuration (sans rapport avec Xilinx).
Programmes qui ouvrent les fichiers ISC
Détails techniques
spécifications approfondies| Type de format | Descripteur de configuration In-System JTAG FPGA basé sur du texte |
| Encodage | Texte brut ASCII |
| Taille typique | 1 Ko - 50 Ko |
| Produit par | Outil de programmation iMPACT de Xilinx ISE Design Suite |
| Familles de périphériques cibles | Spartan-3/6, Virtex-4/5/6 (familles de FPGA Xilinx héritées) |
| Méthode de configuration | Chaîne de balayage de limites JTAG - programme ou vérifie le FPGA lorsqu'il est installé sur la carte cible |
| Version finale de l'outil | Xilinx ISE 14.7 (octobre 2013) ; mode de maintenance uniquement, aucun développement ultérieur |
| Propriétaire actuel | AMD (a acquis Xilinx en février 2022) ; ISE 14.7 maintenu comme téléchargement hérité uniquement |
| Chaîne d'outils successeur | Vivado Design Suite avec fichiers de contraintes .xdc (pas d'équivalent .isc dans Vivado) |
| Prise en charge de l'OS | Windows (y compris 10/11 via l'installateur hérité), Linux (RHEL/CentOS) |
| Octets magiques | Aucun ; le fichier commence généralement par des lignes de commentaire # ou des mots-clés d'en-tête de périphérique |
| Publié | circa 2000 (Xilinx ISE Design Suite first released early 2000s) |
| Dernière version | ISE 14.7 (October 2013 - final release; sustaining mode only) |
| Spécification | docs.amd.com |
Conversions ISC
Q&R de la communauté
posées par les utilisateursPas encore de questions - soyez le premier à poser une question sur les fichiers ISC.