Wat is het ISC-bestandsformaat?
Een .isc-bestand is een tekstgebaseerde In-System Configuration (ISC) descriptor geproduceerd door de Xilinx ISE Design Suite voor FPGA-programmering via JTAG boundary-scan-ketens - een methode waarmee technici een FPGA kunnen programmeren of verifiëren terwijl deze op een doelbord geïnstalleerd blijft.
Het bestand beschrijft de JTAG-ketentopologie, apparaat-identificatoren en configuratiereeksen voor legacy Xilinx-apparaatfamilies, waaronder Spartan-3/6 en Virtex-4/5/6. Het is een plat ASCII-tekstdocument, dat doorgaans begint met # commentaarregels of apparaat-header-trefwoorden, en wordt gebruikt door de ISE iMPACT-programmeertool.
Xilinx ISE Design Suite bereikte zijn laatste release - versie 14.7 - in oktober 2013 en ging over in de onderhoudsmodus zonder verdere ontwikkeling. AMD, dat Xilinx in februari 2022 overnam, biedt ISE 14.7 nog steeds uitsluitend aan als legacy-download. Nieuwe ontwerpen die gericht zijn op de UltraScale+ en Versal-families gebruiken in plaats daarvan de Vivado Design Suite met .xdc constraint-bestanden; Vivado heeft geen equivalent .isc-bestandstype.
ISE 14.7 blijft draaien op Windows 10/11 via het legacy-installatieprogramma.
Beveiliging & veiligheid
RISICO: LOWPlat tekstbestand voor FPGA-configuratie; geen uitvoerbare inhoud. Geen bekend beveiligingsrisico.
Formaatdetails
in een notendop- Internet Storm Center / ISC BIND zone-bestand - Sommige firewall/netwerktools gebruiken .isc als extensie voor configuratiebestanden (niet gerelateerd aan Xilinx).
Programma's die ISC-bestanden openen
Windows2 apps
Xilinx ISE Design Suite 14.7
Gratis Open ISE Project Navigator; het .isc-bestand wordt intern gebruikt door de iMPACT-programmeertool. 
Linux1 app
Xilinx ISE Design Suite 14.7
Gratis Open ISE Project Navigator; het .isc-bestand wordt intern gebruikt door de iMPACT-programmeertool. Technische details
diepe specificaties| Formaattype | Tekstgebaseerde FPGA JTAG In-System Configuration descriptor |
| Codering | ASCII platte tekst |
| Typische grootte | 1 KB - 50 KB |
| Geproduceerd door | Xilinx ISE Design Suite iMPACT-programmeertool |
| Doelapparaatfamilies | Spartan-3/6, Virtex-4/5/6 (legacy Xilinx FPGA-families) |
| Configuratiemethode | JTAG boundary-scan-keten - programmeert of verifieert FPGA terwijl deze op het doelbord is geïnstalleerd |
| Laatste toolversie | Xilinx ISE 14.7 (oktober 2013); alleen onderhoudsmodus, geen verdere ontwikkeling |
| Huidige eigenaar | AMD (nam Xilinx over in februari 2022); ISE 14.7 wordt onderhouden als download die uitsluitend voor legacy-doeleinden is |
| Opvolgende toolchain | Vivado Design Suite met .xdc constraint-bestanden (geen .isc-equivalent in Vivado) |
| Besturingssysteem-ondersteuning | Windows (inclusief 10/11 via legacy-installatieprogramma), Linux (RHEL/CentOS) |
| Magic bytes | Geen; bestand begint doorgaans met # commentaarregels of apparaat-header-trefwoorden |
| Uitgebracht | circa 2000 (Xilinx ISE Design Suite first released early 2000s) |
| Laatste versie | ISE 14.7 (October 2013 - final release; sustaining mode only) |
| Specificatie | docs.amd.com |
ISC conversies
Community V&A
gevraagd door gebruikersNog geen vragen - wees de eerste om iets te vragen over ISC-bestanden.
