¿Qué es el formato de archivo BIT?
Un archivo .bit es un bitstream de configuración binaria de FPGA producido por las herramientas EDA de Xilinx (ahora AMD). Codifica los datos de programación completos para un dispositivo FPGA (enrutamiento, configuración de celdas lógicas, ajustes de E/S e inicialización de RAM) y se carga en el chip para definir su comportamiento de hardware.
El archivo tiene una estructura de dos partes: un encabezado ASCII TLV (Tag-Length-Value) de longitud variable que registra el nombre del diseño, el dispositivo de destino y la fecha/hora de compilación, seguido de la carga útil del bitstream binario. La carga útil comienza con bytes de relleno ficticios 0xFF, luego la palabra de sincronización 0xAA995566, y después paquetes de configuración de tipo 1 y tipo 2 que escriben en los registros internos de la FPGA (FAR, FDRI, CMD, IDCODE).
AMD Vivado Design Suite genera archivos .bit para las FPGA de las series 7, UltraScale y UltraScale+. El legado ISE Design Suite (v14.7, aún descargable pero sin nuevos lanzamientos desde 2013) produce archivos .bit para familias más antiguas como Spartan-6 y Virtex-4/5/6. Para los dispositivos Versal, el sucesor es .pdi. Los formatos relacionados incluyen .bin (bitstream sin procesar sin el encabezado TLV, utilizado para la programación de memoria flash SPI).
El cifrado opcional AES-256 y la autenticación HMAC protegen contra el robo de propiedad intelectual. Se añade un CRC al bitstream; la FPGA lo verifica durante la carga de la configuración. Herramientas de código abierto como openFPGALoader y xc3sprog pueden programar FPGA directamente desde archivos .bit.
Seguridad y protección
RIESGO: LOWArchivo binario que solo puede configurar el hardware de la FPGA; no se puede ejecutar en la CPU de una PC. No hay riesgo de malware al abrir el archivo en un visor. Cargar un bitstream malicioso en el hardware de la FPGA podría subvertir la función del hardware, pero este es un escenario de ataque con acceso físico.
Detalles del formato
en pocas palabras- X11 Bitmap (XBM) - Algunas fuentes asocian .bit con el formato de imagen de mapa de bits X11 (arte de píxeles ASCII en texto plano); esto es poco común y el formato normalmente utiliza .xbm.
- Descarga incompleta de BitTorrent - Algunos clientes de BitTorrent utilizan .bit como marcador de descarga parcial; no tiene relación con FPGA.
Programas que abren archivos BIT
Windows2 apps
AMD Vivado Design Suite
Freemium Abra Hardware Manager, conecte JTAG, haga clic derecho en el dispositivo > Program Device > seleccione el archivo .bit.
Xilinx ISE Design Suite 14.7
Freemium Use el programador iMPACT: haga clic derecho en la FPGA en la cadena de escaneo de límites > Assign New Configuration File > seleccione el .bit. 
Linux3 apps
AMD Vivado Design Suite
Freemium Abra Hardware Manager, conecte JTAG, haga clic derecho en el dispositivo > Program Device > seleccione el archivo .bit.
openFPGALoader
Código abierto openFPGALoader -b <board> design.bit - compatible con archivos BIT de Xilinx a través de JTAG/USB.
xc3sprog
Código abierto xc3sprog -c <cable> design.bit - programador de código abierto heredado para Xilinx. Detalles técnicos
especificación profunda| Codificación | Binario |
| Orden de bytes | Big-endian (paquetes de configuración de 32 bits) |
| Formato del encabezado | ASCII TLV - campos: «a» nombre del diseño, «b» dispositivo de destino, «c» fecha de compilación, «d» hora de compilación, «e» longitud de bytes de la carga útil |
| Palabra de sincronización | 0xAA995566 - marca el inicio de la carga útil del bitstream binario |
| Preámbulo del bitstream | Bytes ficticios 0xFF que preceden a la palabra de sincronización |
| Soporte de cifrado | Opcional AES-256; la clave de cifrado se almacena en BBRAM o eFUSE en el dispositivo |
| Autenticación | HMAC opcional para bitstreams cifrados |
| Verificación de integridad | CRC añadido al final del bitstream; la FPGA lo verifica al cargar la configuración |
| Opción de compresión | Vivado admite bitstreams comprimidos opcionales para familias de dispositivos seleccionadas |
| Familias de FPGA | Spartan-6 (ISE); serie 7, UltraScale, UltraScale+ (Vivado) |
| Tamaño de archivo típico | 300 KB - 100 MB (Spartan: ~300 KB; UltraScale+ grandes: 50-100 MB) |
| Herramientas de generación | AMD Vivado (actual); Xilinx ISE 14.7 (heredado, sin lanzamientos desde octubre de 2013) |
| Alternativa de formato sin procesar | .bin - sin encabezado TLV; utilizado para programación directa de flash SPI |
| Formato sucesor de Versal | .pdi (Program Device Image), introducido con la familia Versal ACAP en 2020 |
| Lanzado | ~1985 (with early Xilinx FPGA toolchain) |
| Última versión | Vivado 2025.1 bitstream (7-series, UltraScale, UltraScale+, Versal) |
| Especificación | docs.amd.com |
Conversiones de BIT
Preguntas y respuestas de la comunidad
preguntado por usuariosAún no hay preguntas; sea el primero en preguntar sobre los archivos BIT.
